Шта је половина одузимача: круг који користи логичке капије

У домену електронике, најважнији концепт на којем свака компонента ради је „ Логиц Гатес “. Како се концепт логичких капија имплементира у сваку функционалност, као што су интегрисани кругови, сензори, сврхе пребацивања, микроконтролери и процесори, сврхе шифровања и дешифровања и друге. Поред ових, постоје и широке примене Логиц Гатес. Постоји много врста логичких капија као што су Аддер, Субтрацтор, Фулл Аддер , Пуни одузимач, половина одузимача и многи други. Дакле, овај чланак пружа збирне информације о круг пола одузимача , табела истине на половини одузимача , и сродни концепти.

Шта је половина одузимача?

Пре него што пређемо на расправу о полу одузимачу, морамо знати бинарно одузимање. У бинарном одузимању, поступак одузимања је сличан аритметичком одузимању. У аритметичком одузимању користи се основни систем бројева 2 док се код бинарног одузимања за одузимање користе бинарни бројеви. Добијени појмови могу се означити разликом и позајмити.

Половина одузимача је најважнија комбинационо логичко коло који се користи у дигитална електроника . У основи, ово је електронски уређај или, другим речима, можемо то рећи као логички склоп. Ово коло се користи за одузимање две бинарне цифре. У претходном чланку смо већ разговарали концепти полусабирача и пуног склопа сабирача која за прорачун користи бинарне бројеве. Слично томе, коло одузимача користи бинарне бројеве (0,1) за одузимање. Коло полуодузимача може се изградити са два логичка врата, наиме врата НАНД и ЕКС-ОР . Ово коло даје два елемента као што су разлика као и позајмљивање.

Као и код бинарног одузимања, главна цифра је 1, и ми можемо генерисати позајмљивање, док је одузимач 1 супериоран од минуенда 0 и због тога ће требати позајмљивање. Следећи пример даје бинарно одузимање два бинарна бита.

У горњем одузимању, две цифре се могу представити са А и Б. Ове две цифре се могу одузети и резултујуће битове дају као разлику и позајмицу.

Када посматрамо прва два и четврти ред, разлика између ових редова, тада су разлика и позајмица слични, јер је субтрахенд мањи од минуенда. Слично томе, када посматрамо трећи ред, вредност минуенда се одузима од одузимања. Дакле, разлика и позајмљени битови су 1, јер је цифра одузимања супериорнија од цифре минуенд.

Овај комбинациони круг је основни алат за било коју врсту дигитално коло да знају могуће комбинације улаза и излаза. На пример, ако одузимач има два улаза, тада ће резултатски излази бити четири. О / п половног одузимача поменут је у доњој табели која ће означавати бит бита, као и бит позајмљивања. Објашњење табеле истинитости кола може се извршити коришћењем логичких капија као што су ЕКС-ОР логичка капија и АНД капија, а затим НЕ капија.

Решавање табеле истине коришћењем К-мапа приказано је доле.

половина одузимача к карта

Тхе пола израза одузимача помоћу табеле истине и К-мапе може се извести као

Разлика (Д) = ( к’и + ки ')

= к ⊕ и
Позајми (Б) = к’и

Логички круг

Тхе пола одузимача логички круг може се објаснити коришћењем логичких капија:

• 1 КСОР капија
• 1 НЕ капија
• 1 И капија

Заступљеност је

Пола одузимача логички круг

Блок дијаграм полуодузимача

Блок дијаграм полуодузимача је приказан горе. Потребна су два улаза, као и два излаза. Овде су улази представљени А&Б, а излази Дифференце анд Борров.

Горњи круг се може дизајнирати са ЕКС-ОР & НАНД капијама. Овде се НАНД капија може изградити коришћењем АНД и НОТ капија. Дакле, потребна су нам три логичка улаза за израду пола склопа одузимача, наиме капија ЕКС-ОР, НЕ капија и НАНД капија.

Комбинација врата АНД и НОТ производи различиту комбинацију врата названу НАНД Гате. Излаз Ек-ОР гејта биће бит разлике, а излаз НАНД гејта бит ће позајмљивање за исте улазе А&Б.

АНД-Гате

АНД-гате је једна врста дигиталних логичких врата са више улаза и једним излазом и на основу комбинација улаза извршиће логичку коњукцију. Када су сви улази ове капије високи, тада ће излаз бити висок, у супротном излаз ће бити низак. Логички дијаграм АНД капије са табелом истине приказан је испод.

И Табела капија и истине

НОТ Гате

НОТ-гате је једна врста дигиталних логичких врата са једним улазом и на основу улаза излаз ће бити обрнут. На пример, када је улаз НОТ улаза висок, излаз ће бити низак. Логички дијаграм НОТ-гате-а са табелом истине приказан је у наставку. Користећи ову врсту логичке капије, можемо извршити НАНД и НОР капије.

НЕ Табела капија и истине

Бивша ИЛИ капија

Ексклузивно-ИЛИ или ЕКС-ИЛИ капија је једна врста дигиталних логичких врата са 2 улаза и једним излазом. Рад ове логичке капије зависи од ОР капије. Ако је неко од улаза ове капије висок, онда ће излаз ЕКС-ОР капије бити висок. Табела симбола и истине ЕКС-ОР приказана је у наставку.

КСОР Табела врата и истине

Половина круга одузимача помоћу Нанд Гате-а

Пројектовање одузимача може се извршити помоћу користећи логичке капије попут врата НАНД и врата Ек-ОР. Да бисмо дизајнирали овај полуодводни круг, морамо знати два концепта, наиме разлика и позајмљивање.

Половина круга одузимача помоћу Нанд Гате-а

Ако пажљиво надгледамо, прилично је јасно да је разноликост операција које изводи овај склоп која је тачно повезана са операцијом ЕКС-ОР гате. Стога можемо једноставно да користимо ЕКС-ОР капију да бисмо направили разлику. На исти начин, позајмица произведена у полусабирном кругу може се једноставно постићи коришћењем комбинације логичких капија као што су АНД-гате и НОТ-гате.

Овај ХС се такође може пројектовати употребом НОР капија тамо где је за изградњу потребно 5 НОР капија. Полуодузимач дијаграма спојева који користи НОР капије приказан је као:

Половина одузимача који користи Нор Гатес

Табела истине

ВХДЛ и Тестбенцх код

ВХДЛ код за половину одузимача објашњен је на следећи начин:

библиотека ИЕЕЕ

користите ИЕЕЕ.СТД_ЛОГИЦ_1164.АЛЛ

користите ИЕЕЕ.СТД_ЛОГИЦ_АРИТХ.АЛЛ

користите ИЕЕЕ.СТД_ЛОГИЦ_УНСИГНЕД.АЛЛ

ентитет Халф_Суб1 је

Порт (а: у СТД_ЛОГИЦ

б: у СТД_ЛОГИЦ

ХС_Дифф: излази СТД_ЛОГИЦ

ХС_Борров: оут СТД_ЛОГИЦ)

крај Халф_Суб1

архитектура Понашање Халф_Суб1 је

започети

ХС_Дифф<=a xor b

ХС_Борров<=(not a) and b

Тхе код тестне плоче за ХС објашњено је као у наставку:

БИБЛИОТЕКА ИЕЕЕ

УСЕ иеее.стд_логиц_1164.АЛЛ

ЕНТИТИ ХС_тб ЈЕ

КРАЈ ХС_тб

АРХИТЕКТУРА ХС_тб ОД ХС_тб ЈЕ

КОМПОНЕНТА ХС

ЛУКА (а: ИН стд_логиц

б: У стд_логиц

ХС_Дифф: ОУТ стд_логиц

ХС_Борров: ОУТ стд_логиц

)

КРАЈНА КОМПОНЕНТА

сигнал а: стд_логиц: = ‘0’

сигнал б: стд_логиц: = ‘0’

сигнал ХС_Дифф: стд_логиц

сигнал ХС_Борров: стд_логиц

ЗАПОЧЕТИ

ново: ХС ПОРТ МАПА (

а => а,

б => б,

ХС_Дифф => ХС_Дифф,

ХС_борров => ХС_борров

)

стим_проц: процес

започети

до<= ‘0’

б<= ‘0’

сачекајте 30 нс

до<= ‘0’

б<= ‘1’

сачекајте 30 нс

до<= ‘1’

б<= ‘0’

сачекајте 30 нс

до<= ‘1’

б<= ‘1’

чекати

завршити процес

КРАЈ

Потпуни одузимач помоћу половине одузимача

Потпуни одузимач је комбинациони уређај који управља функцијом одузимања помоћу два бита и који је минуенд и субтрахенд. Коло сматра позајмицу претходним излазом и има три улаза са два излаза. Три улаза су минуенд, субтрахенд и инпут примљени из претходног излаза који је позајмљен, а два излаза су разлика и позајмица.

Пуни логички дијаграм одузимача

Табела истине за пуни одузимач је

Са горњом табелом истине, логички дијаграм и дијаграм кола за примену пуног одузимача који користе половину одузимача приказан је испод:

Потпуни одузимач помоћу ХС

Предности и ограничења половине одузимача

Предности половног одузимача су:

• Имплементација и конструкција овог кола је једноставна и лака
• Овај круг троши минималну снагу у дигиталној обради сигнала
• рачунске функционалности се могу изводити на побољшаним брзинама

Ограничења овог комбинационог кола су:

Иако постоје опсежне примене половине одузимача у многим операцијама и функционалностима, постоји мало ограничења, а то су:

• Кругови на половини одузимача неће прихватити 'Узајмљивање' из претходних излаза, где је то круцијални недостатак овог кола
• Како многе апликације у реалном времену раде на одузимању великог броја битова, уређаји на половини одузимача немају могућност одузимања многих битова

Примене половине одузимача

Примене половног одузимача укључују следеће.

• Пола одузимача користи се за смањење силе аудио или радио сигнала
• То може бити користи се у појачалима да бисте смањили изобличење звука
• Половина одузимача је користи се у АЛУ процесора
• Може се користити за повећање и смањење оператора, а такође израчунава адресе
• Половина одузимача користи се за одузимање најмање значајних бројева колона. За одузимање вишецифрених бројева може се користити за ЛСБ.

Према томе, из горње половине теорије одузимача, коначно, можемо закључити да помоћу овог кола можемо одузети од једног бинарног бита од другог да бисмо добили излазе као што су разлика и позајмљивање. Слично томе, можемо дизајнирати половину одузимача помоћу НАНД гејта као и НОР капија. Остали појмови које треба знати су шта је пола одузимача верилог кода и како се може нацртати шематски дијаграм РТЛ-а?